解语樱木

各位芯片迷们，今天咱们聊点硬核的。

就在前两天，台积电又甩出一条重磅消息：他们在台南的1nm工厂，正式进入环评阶段了！这意味着啥？意味着我们天天挂在嘴边的“1nm”芯片，真的离咱们不远了。

从“纳米”到“埃米”，换赛道了

先说个冷知识：以前咱们老说“几纳米”，比如7nm、5nm。但到了1nm以下，这个单位快不够用了，得用“埃米”。

1埃米是0.1纳米。也就是说，台积电这次不仅是做小芯片，而是要彻底换一把尺子量世界。

这次台积电选的厂址在台南沙仑，整个园区足足531公顷，比好几个大型工业区加起来还大。按照规划，这里要盖6座晶圆厂——其中3座专门生产1.4nm芯片，另外3座留给真正的1nm工艺。

注意这个细节：最后3座工厂后面还写着“预留0.7nm空间”。说白了，台积电不是只盯着2030年，他们连2035年的活儿都提前排好了。

时间表排好了：明年A16，后年A14，2030年A10

可能有朋友要问：现在咱们到哪一步了？

理一下台积电目前的节奏：

• 2nm（N2）：去年底已经量产，今年苹果、AMD都会用上
• 1.6nm（A16）：今年底试产，2027年量产，首发客户是NVIDIA
• 1.4nm（A14）：预计2028年推出，会用上第二代GAA晶体管和背面供电
• 1nm（A10）：2030年正式面世
  
  

也就是说，从现在到2030年，每年都有一场硬仗要打。

技术太难了：连晶体管都要换造型

说实话，做到1nm这一步，物理定律都开始“闹脾气”了。

现在的2nm工艺，台积电刚换了GAA晶体管——这是他们12年来第一次大改晶体管结构。但到了1nm，GAA可能也不够用了，得换成更夸张的 CFET（互补场效应晶体管）。

简单理解：以前的晶体管是“平房”，FinFET是“楼房”，GAA是“别墅”，CFET就是“叠叠乐”——把原本平铺的管子给叠起来，省地方又省电。

另外材料也要换。硅材料快扛不住了，台积电已经在研究 2D材料，甚至1D材料。说白了，就是让电子跑得更顺，别在那么窄的通道里堵车。

目标定得很狂：一颗芯片塞进2000亿个管子

台积电这次放出的目标数字也很吓人：

到2030年，他们想在单颗芯片里集成2000亿个晶体管。如果算上3D封装，整个封装里晶体管数量要冲上 1万亿个。

这是什么概念？目前最先进的3nm芯片，晶体管数量也就200亿上下。2000亿，那是翻了10倍。

而且这个“1万亿”的目标，Intel也在喊。两家巨头在2030年撞了个满怀，谁先跑通，谁就是下一个十年的芯片之王。

光刻机也不一样了

要做到1nm，光靠嘴喊不行，得有好设备。

现在最顶级的光刻机是ASML的High-NA EUV（高数值孔径极紫外光刻机）。Intel去年就抢着买了第一台，但台积电一直不急，很多人以为他们落后了。

其实台积电的策略很务实：等到1nm再上。原因也很简单——现在这台机器太贵了，一台就要3亿多欧元，而且产量还不稳定。台积电觉得现在的EUV通过多重曝光还能撑一阵，等到非换不可的时候再掏钱，性价比最高。

这就是台积电的风格：不抢首发，但确保量产稳、良率高、成本可控。

写在最后：谁才是赢家？

从2nm到1nm，这不仅是数字的变化，更是一次从材料到结构、从设备到封装的全面大换血。

台积电这次在台南砸下6座工厂，不只是为了守住70%的代工份额，更是为了把对手甩得更远。

但问题也来了：

• 1nm芯片做出来，谁用得起？ 现在只有苹果、NVIDIA、AMD这几家玩得起，未来会不会只剩他们几家在台上跑？
• 1万亿晶体管，软件跟得上吗？ 硬件堆到这种程度，芯片设计、EDA工具、散热、供电，哪一环掉链子都会翻车。
• 摩尔定律还能撑多久？ 到了0.7nm、0.5nm，下一步还能怎么走？
  
  

欢迎在评论区聊聊你的看法——你觉得2030年之前，谁会第一个做出1nm芯片？ 是台积电，还是Intel，或者三星突然逆袭？

版权声明

“特别声明：以上作品内容(包括在内的视频、图片或音频)为用户上传并发布，本平台仅提供信息存储空间服务。 Notice: The content above (including the videos, pictures and audios if any) is uploaded and posted by the user , the platform merely provides information storage space services.”

本文地址: https://amtbbs.org/thread-18076-1-1.html